Přejít k obsahu


CAN bus analyser with utilisation of FPGAs

Citace: [] HOLOTA, R. CAN bus analyser with utilisation of FPGAs. In Applied Electronics 2003. Pilsen: University of West Bohemia, 2003. s. 83-86. ISBN: 80-7082-951-6
Druh: STAŤ VE SBORNÍKU
Jazyk publikace: eng
Anglický název: CAN bus analyser with utilisation of FPGAs
Rok vydání: 2003
Místo konání: Pilsen
Název zdroje: University of West Bohemia
Autoři: Radek Holota
Abstrakt CZ: Článek se zabývá návrhem analyzátoru sběrnice CAN Bus. K realizaci jsou využity obvody FPGA. Struktura celého systému se skládá ze základních bloků, které jsou detailně popsány. K popisu celého systému je využit jazyk VHDL.
Abstrakt EN: This article deals with a design of CAN bus analyser. For this purpose the design with utilisation of Field Programmable Gate Arrays (FPGAs) is used. A system structure consisted of basic blocks is introduced and the blocks are described. For the structure description is used VHDL (VHSIC Hardware Description Language).
Klíčová slova

Zpět

Patička