Přejít k obsahu


High performance polyphase FIR filter structures in VHDL language for Software Defined Radio based on FPGA

Citace:
FIALA, P., LINHART, R. High performance polyphase FIR filter structures in VHDL language for Software Defined Radio based on FPGA. In 2014 International Conference on Applied Electronics. Plzeň: University of West Bohemia, 2014. s. 83-86. ISBN: 978-80-261-0276-2 , ISSN: 1803-7232
Druh: STAŤ VE SBORNÍKU
Jazyk publikace: eng
Anglický název: High performance polyphase FIR filter structures in VHDL language for Software Defined Radio based on FPGA
Rok vydání: 2014
Místo konání: Plzeň
Název zdroje: University of West Bohemia
Autoři: Ing. Pavel Fiala , Ing. Richard Linhart Ph.D.
Abstrakt CZ: Digitální filtry jsou nezbytné na přijímací i vysílací straně rádia a neustále vzrůstající popularita softwarově definovaného rádia si vynucuje implementovat tyto filtry paralelně na FPGA nebo zákaznických obvodech. Cílem práce je navrhnout efektivní strukturu polyfázových FIR filtrů s plně zřetězenou strukturou v jazyce VHDL optimalizovaných pro syntézu na FPGA. Prezentované struktury zahrnují decimační a interpolační polyfázové filtry. První část práce se zaměřuje na matematickou formulaci distribuované aritmetiky s polyfázovou dekompozicí, která představuje jádro navržených modelů. Druhá část práce popisuje implementaci těchto modelů v jazyce VHDL. Zvláštní důraz je kladen na efektivní implementaci využívající zřetězeného zpracování s vynikající rychlostí zpracování dat a optimalizovaným využitím logickým prvků. Třetí část práce se zabývá automatizovaným návrhem a simulací navržených VHDL modelů. Výsledky RTL syntézy jsou následně diskutovány. Navržené struktury jsou vhodné pro nasazení v digitálním softwarově definovaném I/Q přijímači.
Abstrakt EN: Digital filters are necessary in digital transmitter / receiver side and popularity of Software Defined Radio (SDR) is forcing complex digital signal processing blocks to be implemented in parallel design flow on FPGA or ASIC. The goal of this paper is to develop efficient pipelined polyphase FIR filter structures in VHDL language for RTL synthesis on FPGA. The proposed structures contain fully parallel polyphase decimation and interpolation FIR filter models. The first part of this paper is focused on formulation of distributed arithmetic technique with polyphase decomposition, which represents the core of designed models. The second part describes mentioned polyphase FIR VHDL models. The extensive emphasis will be put on efficient pipelined implementation with excellent registered performance and optimal design size balance. The third part of this paper deals with rapid design and simulation of proposed VHDL models. The result of RTL synthesis is finally discussed. Very good performance and optimal design size are main benefits of proposed polyphase FIR filters. Developed structures are very suitable for multichannel operation in digital I/Q receiver.
Klíčová slova

Zpět

Patička